大面积分析技术可以预防、探测和修复热点,从而将系统性、随机性和参数缺陷数量降至最低,并最终提高良率
芯片制造商与EDA解决方案和广泛的IP组合紧密合作,能够提升产品性能并加快上市时间
芯片设计技术的领导者与仿真分析技术的领导者强强联合,在人工智能的强力驱动下,满足合作伙伴在电路与物理两大领域相互融合的相关需求
2024年1月15日 – 2024年1月10日-17日,中国科技领域最有影响力的大会之一,WIM 2023(World Innovators Meet,世界创新者年会)正式启幕。会上,亿欧联合“芯榜”发布《2023中国半导体芯片设计创新奖TOP10》榜单,亿铸科技荣誉登榜。
随着科技的飞速发展,芯片已经成为了现代社会中不可或缺的一部分。从智能手机、电脑到汽车、工业设备,几乎所有的电子产品都离不开芯片的支持。因此,芯片设计行业的前景备受关注。本文将从技术发展、市场需求和政策支持等方面,探讨芯片设计行业的未来发展趋势。
毋庸置疑的是,与“摩尔定律”紧密相关单芯片晶体管数量和工艺几何尺寸演进正在迎来一个“奇点时刻”。与此同时,终端应用的高算力需求依然在不断推高单芯片Die尺寸,在光罩墙的物理性制约之下,众多芯片设计厂商在芯片工艺与良率的流片成本以及严苛的上市时间的平衡度上正在遭遇越来越严峻的挑战。
12月4日,系统级验证EDA解决方案提供商芯华章,与国产高端车规芯片设计公司芯擎科技正式建立战略合作。双方强强联手,芯擎科技导入芯华章相关EDA验证工具,赋能车规级芯片和应用软件的协同开发,助力大规模缩短产品上市周期,加速新一代智能驾驶芯片创新。
像半导体设计这样如此具有挑战性的工作并不多见。在显微镜下,NVIDIA H100 Tensor Core GPU(上图)这样最先进的芯片看起来就像一个精心规划的大都市,由数百亿个晶体管组成,把它们连接起来的线比人的头发丝还细 1 万倍。
全球领先的新思科技IP解决方案和AI驱动型EDA全面解决方案与“Arm全面设计”相结合,大幅加速复杂SoC设计的上市时间
近日,第11届EEVIA年度中国硬科技媒体论坛暨产业链研创趋势展望研讨会在深圳召开,上海合见工业软件集团产品工程副总裁孙晓阳在会上发布了主题为“把握芯片设计关键核心,助力国产EDA新格局”的演讲。
EDA即电子设计自动化,是英语 Electronic Design Automation 的缩写,指利用计算机辅助设计(CAD)软件,来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。在电子设计自动化出现之前,设计人员必须手工完成集成电路的设计、布线等工作,这是因为当时所谓集成电路的复杂程度远不及现在。工业界开始使用几何学方法来制造用于电路光绘(photoplotter)的胶带。
全球领先的无线连接、智能感知技术及定制SoC解决方案的授权许可厂商CEVA, Inc. (纳斯达克股票代码: CEVA)宣布加入三星先进晶圆代工生态系统(Samsung Advanced Foundry Ecosystem, SAFE™),利用三星的先进晶圆代工工艺,帮助获得CEVA授权的厂商简化芯片设计并加快产品上市速度。
(全球TMT2023年7月28日讯)2023年7月28日,江波龙上海总部项目封顶仪式在中国(上海)自由贸易试验区临港新片区举行。江波龙上海总部位于临港新片区滴水湖科创总部湾核心区,项目于2021年启动建设,占地面积约14亩,总建筑面积约4.3万平方米,可容纳超过800名研发人员...
基于台积公司N3E工艺的广泛IP组合能够助力AI、移动和HPC 等新兴领域实现业界领先的功耗、性能和面积(PPA) 要点: 基于台积公司N3E工艺技术的新思科技IP能够为希望降低集成风险并加快首次流片成功的芯片制造商建立竞争优势 符合标准规范的...
投资计划包括为生产设施、工程实验室、人才招聘提供资金,以及为地区技术联盟和教育机构提供支持
7月13-14日,由中国集成电路设计创新联盟、无锡国家高新技术产业开发区管理委员会、国家“芯火”双创基地(平台)主办,无锡国家集成电路设计基地有限公司、无锡国家“芯火”双创基地(平台)、芯脉通会展科技发展(无锡)有限公司、上海芯行健会务服务有限公司、《中国集成电路》杂志社承办的“第三届中国集成电路设计创新大会暨无锡IC应用博览会(ICDIA 2023)”即将在无锡盛大召开。
外设IP的一站式购买可简化定制RISC-V处理器设计
2023年6月26日——上海合见工业软件集团有限公司(简称“合见工软”)与北京华大九天科技股份有限公司(简称“华大九天”)联合宣布,将携手共建数模混合设计与仿真EDA联合解决方案。基于合见工软自主知识产权的商用级别高效数字验证仿真解决方案UniVista Simulator(简称UVS),以及华大九天自主知识产权的高速高精度并行晶体管级电路仿真工具Empyrean ALPS®(简称ALPS),打造完整的数模混合设计仿真方案,助力中国芯片设计企业解决数模混合仿真的挑战。
此次合作将为芯片设计者们带来 Arm 内核与英特尔埃米时代的制程工艺技术的强大组合
为增进大家对芯片的认识,本文将对芯片设计的前后端设计予以介绍。