当前位置:首页 > 嵌入式 > 嵌入式硬件
[导读]1、IBUFGDS输入全局时钟及DCM分频使用:IBUFGDS #(.DIFF_TERM("FALSE"), // DifferenTIal TerminaTIon (Virtex-4/5, Spartan-3E/3A).IOSTANDARD("DEFAULT") // Specifies

1、IBUFGDS输入全局时钟及DCM分频使用:

IBUFGDS #(

.DIFF_TERM("FALSE"), // DifferenTIal TerminaTIon (Virtex-4/5, Spartan-3E/3A)

.IOSTANDARD("DEFAULT") // Specifies the I/O standard for this buffer

) IBUFGDS_inst (

.O(CLK_SYS), // Clock buffer output

.I(CLKP_SYS), // Diff_p clock buffer input

.IB(CLKN_SYS) // Diff_n clock buffer input

);

DCM_BASE #(

.CLKDV_DIVIDE(2.0), // Divide by: 1.5,2.0,2.5,3.0,3.5,4.0,4.5,5.0,5.5,6.0,6.5

// 7.0,7.5,8.0,9.0,10.0,11.0,12.0,13.0,14.0,15.0 or 16.0

.CLKFX_DIVIDE(3), // Can be any integer from 1 to 32

.CLKFX_MULTIPLY(2), // Can be any integer from 2 to 32

.CLKIN_DIVIDE_BY_2("FALSE"), // TRUE/FALSE to enable CLKIN divide by two feature

.CLKIN_PERIOD(8.14),//(10.0), // Specify period of input clock in ns from 1.25 to 1000.00

.CLKOUT_PHASE_SHIFT("NONE"), // Specify phase shift mode of NONE or FIXED

.CLK_FEEDBACK("1X"), // Specify clock feedback of NONE, 1X or 2X

.DCM_PERFORMANCE_MODE("MAX_SPEED"), // Can be MAX_SPEED or MAX_RANGE

.DESKEW_ADJUST("SYSTEM_SYNCHRONOUS"), // SOURCE_SYNCHRONOUS, SYSTEM_SYNCHRONOUS or

// an integer from 0 to 15

.DFS_FREQUENCY_MODE("LOW"), // LOW or HIGH frequency mode for frequency synthesis

.DLL_FREQUENCY_MODE("LOW"), // LOW, HIGH, or HIGH_SER frequency mode for DLL

.DUTY_CYCLE_CORRECTION("TRUE"), // Duty cycle correction, TRUE or FALSE

.FACTORY_JF(16'hf0f0), // FACTORY JF value suggested to be set to 16'hf0f0

.PHASE_SHIFT(0), // Amount of fixed phase shift from -255 to 1023

.STARTUP_WAIT("FALSE") // Delay configuration DONE until DCM LOCK, TRUE/FALSE

) DCM_BASE_inst (

.CLK0(CLK0), // 0 degree DCM CLK output

.CLK180(CLK180), // 180 degree DCM CLK output

.CLK270(CLK270), // 270 degree DCM CLK output

.CLK2X(CLK2X), // 2X DCM CLK output

.CLK2X180(CLK2X180), // 2X, 180 degree DCM CLK out

.CLK90(CLK90), // 90 degree DCM CLK output

.CLKDV(clk4608), // Divided DCM CLK out (CLKDV_DIVIDE)

.CLKFX(clk), // DCM CLK synthesis out (M/D)

.CLKFX180(CLKFX180), // 180 degree CLK synthesis out

.LOCKED(LOCKED), // DCM LOCK status output

.CLKFB(CLK0), // DCM clock feedback

.CLKIN(CLK_SYS), // Clock input (from IBUFG, BUFG or DCM)

.RST(1'b0) // DCM asynchronous reset input

);

2、ODDR、IDDR单边缘与双边缘触发的转换。

单边缘输入双边缘输出:

ODDR #(

.DDR_CLK_EDGE("OPPOSITE_EDGE"), // "OPPOSITE_EDGE" or "SAME_EDGE"

.INIT(1'b0), // Initial value of Q: 1'b0 or 1'b1

.SRTYPE("SYNC") // Set/Reset type: "SYNC" or "ASYNC"

) ODDR_inst0 (

.Q(DataOut[0]), // 1-bit DDR output

.C(Clk), // 1-bit clock input

.CE(CE), // 1-bit clock enable input

.D1(DataIn[0]), // 1-bit data input (positive edge)

.D2(DataIn[8]), // 1-bit data input (negative edge)

.R(Reset), // 1-bit reset

.S(Set) // 1-bit set

);

双边缘输入,单边缘输出:

IDDR #(

.DDR_CLK_EDGE("OPPOSITE_EDGE"), // "OPPOSITE_EDGE", "SAME_EDGE"

// or "SAME_EDGE_PIPELINED"

.INIT_Q1(1'b0), // Initial value of Q1: 1'b0 or 1'b1

.INIT_Q2(1'b0), // Initial value of Q2: 1'b0 or 1'b1

.SRTYPE("SYNC") // Set/Reset type: "SYNC" or "ASYNC"

) IDDR_inst1 (

.Q1(DataOutL[1]), // 1-bit output for positive edge of clock

.Q2(DataOutH[1]), // 1-bit output for negative edge of clock

.C(Clk), // 1-bit clock input

.CE(CE), // 1-bit clock enable input

.D(DataIn[1]), // 1-bit DDR data input

.R(Reset), // 1-bit reset

.S(Set) // 1-bit set

);

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

在北京举办的AMD AI PC创新峰会上,AMD高级副总裁及GPU技术与工程研发王启尚也登台演讲,做了一场AMD AI技术发展报告,还透露了一个小惊喜。

关键字: AMD 光电模块 赛灵思

2月28日消息,据外媒最新报道称,英伟达利用其行业优势地位,操控GPU市场供给,让厂商选择去站队。

关键字: AMD 光电模块 赛灵思

11月1日,全球芯片大厂AMD(超威)周二(10月31日)公布的第三季度业绩报告显示,其季度营收超过分析师预期,但其对第四财季的营收指引却逊于市场预期。

关键字: AMD 光电模块 赛灵思

近日有传闻称,AMD在中国区大规模裁员。

关键字: AMD 光电模块 赛灵思

上海2023年9月20日 /美通社/ -- 2023年9月19日-23日,第二十三届中国国际工业博览会(以下简称“工博会”)在国家会展中心(上海)举行,来自全球30个国家和地区的2800家展商,覆盖从基础材料、基础零部件...

关键字: 富士 存储技术 IBM 数据流

AMD高级副总裁、图形业务总经理Scott Herkelman宣布,下周的德国Gamescom游戏大会上,AMD将有重大新品发布,确切时间是8月25日!

关键字: AMD 光电模块 赛灵思

年初,AMD正式发布了锐龙7040HS系列(国内特供版锐龙7040H系列),拥有迄今最先进的4nm工艺、Zen4 CPU架构、RDNA3 GPU架构、AI引擎,热设计功耗35-54W。

关键字: AMD 光电模块 赛灵思

5月3日消息,AMD今天凌晨发布了截至4月1日的Q1季度财报,在当前的大环境下,AMD的业绩也同样遭受了考验,营收创新了2019年以来首次下滑,其中锐龙处理器成为营收下滑的重灾区。

关键字: AMD 光电模块 赛灵思

视频流媒体市场总额将从2021年的61个Billion一路增长,至2028年达到213个Billion。流媒体大涨的背后技术挑战来自新一代的交互模型,会是“多对多”的形式。这种交互模型的变化,将会彻底改变基础设施的部署模...

关键字: AMD Xilinx 加速卡 VPU Alveo MA35D

上海2022年12月16日 /美通社/ -- 近期,涅槃汽车发表了一篇文章,对智能座舱数据存储技术进行解析,内容如下: 1、 智能座舱的存储越来越重要,容量越大越大。 我们都知道,中国新能源汽车逐步在迈向正...

关键字: 数据存储 汽车 存储技术 BSP
关闭
关闭