当前位置:首页 > 嵌入式 > 嵌入式硬件
[导读]Ladon开发套件系统采用了 SoC+DSP+Coprocessor 的结构,用两片 Xilinx 公司的高性能 FPGA 和一片 ADI 公司的高端 DSP 芯片为用户提供了一个完整的高级硬件开发环境。Ladon

Ladon开发套件系统采用了 SoC+DSP+Coprocessor 的结构,用两片 Xilinx 公司的高性能 FPGA 和一片 ADI 公司的高端 DSP 芯片为用户提供了一个完整的高级硬件开发环境。

Ladon开发板提供了丰富的对外接口,可满足绝大多数用户的需求,并且针对 ADC/DAC 等应用预留了灵活的扩展接口。

 


SoC+DSP+Coprocessor 是业界复杂的高性能系统通常采用的结构,通过 Ladon 开发套件进行系统设计的早期设计和评估,可以大大降低设计风险,缩短产品面市时间。

Ladon 开发板采用一片 Virtex4-FX60 作为 SoC 设计平台,一片 TigerSHARC-TS201S 作为 DSP 设计平台,一片 Virtex4-SX55 作为 Coprocessor 设计平台,由此三种主要的芯片组成 SoC+DSP+Coprocessor 的结构。其中 SoC 主要完成系统的配置、应用程序和部分逻辑处理; DSP 芯片完成系统需要进行的浮点和定点 DSP 算法处理; Coprocessor 作为定点 DSP 算法加速和其他逻辑处理。 SoC 、 DSP 、 Coprocessor 之间采用灵活的总线互联,进行控制和数据的传输。采用这种 SoC+DSP+Coprocessor 的结构可以满足多种系统的设计和评估的需要。

 


• 图1 Ladon 开发板结构框图

• SoC 设计平台

• 概述

SoC 设计平台采用了一片 Xilinx 公司的 Virtex4-FX60 的 FPGA 。此款 FPGA 作为 Xilinx 公司高端嵌入式 FPGA ,内嵌两个 PowerPC405 的 CPU 内核,最高可运行在 450MHz ,支持 VxWorks 、 Linux 、 NetBSD 等多种操作系统。

除了内嵌 CPU 核外,此款 FPGA 还包含了丰富的逻辑资源和 DSP 运算单元,可进行逻辑设计和 DSP 算法加速。

• 关键功能点

• FPGA

• Xilinx XC4VFX60-FF1152 -10C

• 两个 PPC405 内核

• 56880 个 LUT

• 128 个 18-bit x 18-bit 乘法器

• 232 个 18Kb 内嵌 Block RAM

• 时钟

• 100MHz 、 133MHz 、 60MHz

• 2 个用户时钟输入插座

• 存储器

• 128MB DDR SDRAM ( 32M x 32bits , 可扩展到 256MB 容量 )

• 64MB FLASH ( 16M x 32bits ,可扩展 128MB 容量)

• 连接器和接口

• 10/100/1000 RJ-45 以太网接口

• 3 个 USB2.0 接口(一个 Host ,两个 Peripheral )

• CF 接口

• PC104 接口

• 4 个 RS-232 接口

• ADC/DAC 扩展板接口

• 其他

• 16 个 GPIO

• 4 个用户 LED

• 1 个 DDS 输出口

• Reset Button

• DSP 设计平台

• 概述

DSP 设计平台采用了一片 ADI 公司的 TigerSHARC-TS201S 高端 DSP 芯片,作为 Ladon 开发板的主处理 DSP ,进行高吞吐量的定点和浮点运算处理。

• 关键功能点

• DSP

• ADI ADSP-TS201SABP-060

• 600MHz 主频

• 24Mb 内嵌 DRAM

• 14 个 DMA 通道

• 时钟

• 100MHz

• 存储器

• 32MB SDRAM ( 4M x 64bits )

• 4MB FLASH ( 512K x 8bits )

• Coprocessor 设计平台

• 概述

Coprocessor 设计平台采用了一片 Xilinx 公司的 4VSX55 的 FPGA ,此款 FPGA 作为 Xilinx 公司的高端数字信号处理 FPGA ,内嵌了多达 512 个 18-bit x 18-bit 的乘法器,最高可运行在 500MHz ,进行高吞吐量的定点 DSP 运算。使用其作为协处理器进行定点 DSP 运算,大大减轻主 DSP 芯片的运算负担。

• 关键功能点

• FPGA

• XC4VSX55-FF1148 -10C

• 55296 个 LUT

• 512 个 18-bit x 18-bit 乘法器

• 384 个 18Kb 内嵌 Block RAM

• 时钟

• 100MHz 、 133MHz 、 60MHz

• 1 个用户时钟输入插座

• 存储器

• 128MB DDR SDRAM ( 32M x 32bits , 可扩展到 256MB 容量 )

• 两组 4MB ZBT SSRAM ( 512K x 64bits )

• 连接器和接口

• ADC/DAC 扩展板接口

• 其他

• 4 个用户 LED

• Reset Button

• 目标应用

• 市场

• 工业控制,无线通信,数据通信,医疗电子,军事或航空电子,消费电子

• 应用

• 数字电视,数字信号处理,图像处理,数据通信

• 套件配件

• 基本配件中已包括

• Ladon 开发板

• JTAG 加载电缆

• 开发套件文档

• 需另外购买

• PC4 加载电缆

• RS-232 电缆

• 10/100/ 1000M 以太网电缆

 

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

TrustFLEX 器件搭配可信平台设计套件,将简化从概念到生产的信任根启用过程,适用于广泛的应用领域

关键字: 控制器 闪存器件 SoC

Arm Neoverse S3 是 Arm 专门面向基础设施的第三代系统 IP,应用范围涵盖高性能计算 (HPC)、机器学习 (ML)、边缘和显示处理单元,是新一代基础设施系统级芯片 (SoC) 的理想技术根基。Neov...

关键字: 机器学习 SoC 系统 IP

近日,研究机构Canalys公布了2023年第四季度智能手机SoC出货量及销售收入排名。其中,依靠华为Mate60系列、Mate X5以及nova 12系列的优秀表现,华为海思在该季度出货680万颗,同比暴增5121%。...

关键字: 华为海思 SoC

Isaac 机器人平台现可为开发者提供全新的机器人训练仿真器、Jetson Thor 机器人计算机、生成式 AI 基础模型和由 CUDA 加速的感知和操作库

关键字: 机器人 生成式 AI SoC

加利福尼亚州 坎贝尔 – 2024 年 3月 13 日 – Arteris, Inc.(纳斯达克股票代码:AIP)是一家领先的系统 IP 供应商,致力于加速片上系统(SoC)创建。Arteris今天宣布立即推出最新版本...

关键字: 硬件加速器 片上网络 SoC

将芯原像素处理IP组合集成到高精度、低延迟的K230芯片中

关键字: AIoT SoC RISC-V

5G开放式RAN基带芯片和电信级软件提供商比科奇(Picocom)携多款产品与客户及合作伙伴一同参加了2024年世界移动通信大会(MWC24)。比科奇在此次全球行业盛会上搭建了自有展示区(Picocom Powered...

关键字: 移动通信 SoC 小基站

Ceva PentaG-RAN与Arm Neoverse计算子系统相结合,降低5G SoC开发成本并缩短上市时间,从而使双方客户受益

关键字: 5G SoC 芯片

在这篇文章中,小编将为大家带来嵌入式开发的相关报道。如果你对本文即将要讲解的内容存在一定兴趣,不妨继续往下阅读哦。

关键字: 嵌入式 嵌入式开发

智能锁领域的先锋企业U-tec和Nuki选择芯科科技解决方案,成为Matter-over-Thread应用的领先者

关键字: 智能锁 物联网 SoC
关闭
关闭